2.6 仪器仪表类赛题分析与设计方案实例

2.6.1 音频信号分析仪（2007 年A题）

1.赛题要求[2]

设计并制作一个可分析音频信号频率成分，并可测量正弦信号失真度的仪器。

（1）基本要求（50分）

① 输入阻抗：50 Ω；

② 输入信号电压范围（峰-峰值）：100 mV～5 V；

③ 输入信号包含的频率成分范围：200 Hz～10 kHz；

④ 频率分辨力：100 Hz（可正确测量被测信号中频差不小于100 Hz的频率分量的功率值）；

⑤ 检测输入信号的总功率和各频率分量的频率和功率，检测出的各频率分量的功率之和不小于总功率值的95%；各频率分量功率测量的相对误差的绝对值小于10%，总功率测量的相对误差的绝对值小于5%；

⑥ 分析时间：5s。应以5s周期刷新分析数据，信号各频率分量应按功率大小依次存储并可回放显示，同时实时显示信号总功率和至少前两个频率分量的频率值和功率值，并设暂停键保持显示的数据。

（2）发挥部分（50分）

① 扩大输入信号动态范围，提高灵敏度；（10分）

② 输入信号包含的频率成分范围：20 Hz～10 kHz；（10分）

③ 增加频率分辨力20 Hz挡；（10分）

④ 判断输入信号的周期性，并测量其周期；（10分）

⑤ 测量被测正弦信号的失真度；（5分）

⑥ 其他。（5分）

（3）说明

① 电源可用成品，必须自备，也可自制；

② 设计报告正文中应包括系统总体框图、核心电路原理图、主要流程图和主要的测试结果。完整的电路原理图、重要的源程序和完整的测试结果用附件给出。

2.赛题分析与设计方案实例[3]

根据赛题要求需要设计制作一个可分析音频信号频率特性的频谱分析仪和可测量音频信号失真度的失真度仪。

音频信号分析仪的主要功能是能够对信号进行频谱分析，从而得到信号的功率谱、失真度和周期性等参数。对信号进行频谱分析可以采用扫频超外差法和傅里叶分析法等方法。

扫频超外差法采用扫频振荡器作为本机振荡器，输入信号与扫频本机振荡器信号进行混频，通过中频放大器电路进行放大并滤波，滤波器为窄带形式，按超外差方式选择所需频率分量，形成频谱图。扫频超外差法的扫频范围大，但对硬件电路有较高要求，而且只适合于测量稳态信号的频谱。

傅里叶分析法也称为数字分析法，即在一个特定时间周期内对信号进行采样，做傅里叶变换以获得频率和幅度等信息。实现傅里叶分析法的方案简单，但通常受到ADC转换速度以及MCU的傅里叶变换算法的限制，测量频率范围较窄。本赛题只要求测量分析20 Hz～10 kHz音频信号的频率成分，可以采用此方案。

失真度表征一个信号偏离纯正弦信号的程度。根据失真度的定义：失真度定义为信号中全部谐波分量的能量与基波能量之比的平方根值，如果负载与信号频率无关，则信号的失真度也可以定义为全部谐波电压的有效值与基波电压的有效值之比，并以百分数表示，即

式中，C为失真度；P为信号总功率；P1为基波信号的功率；U1为基波电压的有效值；U2～Un为谐波电压有效值。

对输入信号采样后进行DFT变换，求出各次谐波的幅值或者功率谱，按式（2.6.1）即可计算出信号的失真度。

（1）基于FPGA DFT算法的逻辑结构的音频信号分析仪方案

一个基于FPGA DFT算法的逻辑结构的音频信号分析仪方框图如图2.6.1所示。

输入信号通过由运算放大器组成的前级调理电路调理到ADC的输入范围，然后进行高速A/D采样，利用在FPGA中实现DFT算法的逻辑结构进行DFT分析，得到信号频谱。对得到的幅度谱求模取平方可以得到功率谱，再将功率谱信息送到单片机中进一步分析，获得各频率成分的功率及失真度等，单片机将处理结果送入液晶显示器或示波器上显示。

完成DFT算法的逻辑结构如图2.6.2所示，将旋转因子 的值存储在FPGA内部的一块ROM中形成查找表，避免计算旋转因子 耗用大量资源及带来误差。为保证处理精度，使用40 位的累加器和40 位的乘法器，仅在最后求模取平方之后截取高16 位结果输出，可以避免运算中间的截断误差。

（2）基于DSP FFT的数字音频信号分析仪方案

一个基于DSP FFT的数字音频信号分析仪方案如图2.6.3所示。语音信号经过由运算放大器组成的前端跟随器和抗混叠低通滤波器滤波后，由高性能A/D完成被测信号的采样，在FPGA的内部实现一个FIFO，缓存A/D采样的信号和FPGA将采样的数字信号。单片机用来控制LCD液晶显示和键盘；DSP实现数据计算和处理，进行DFT变换，并将处理过的数据返回到FPGA。

这个方案采用数字方法直接由ADC对输入信号取样，经过FPGA的FIFO等待，送到DSP进行FFT处理和运算。然后分析频谱，进而通过运算得到相应的频谱和功率值，由单片机控制的LCD来显示相应数值。为获得高分辨率，ADC的取样率最少等于输入信号最高频率的两倍；FFT运算时间与取样点数成对数关系，要实现高频率、高分辨率和高速运算时，需要选用与其相应的高速的数字信号处理器（DSP）芯片。采用DSP进行信号分析硬件电路较为简单，主要依靠软件运算提高分辨率，是一种比较成熟的方法。DSP芯片可以选择TMS320 VC33。

2.6.2 数字示波器（2007 年C题）

1.赛题要求[2]

设计并制作一台具有实时采样方式和等效采样方式的数字示波器，其示意图如图2.6.4所示。

（1）基本要求（50分）

① 被测周期信号的频率范围为10 Hz～10 MHz，仪器输入阻抗为1 MΩ，显示屏的刻度为8 div×10 div，垂直分辨率为8 bit，水平显示分辨率≥20 点/div；

② 垂直灵敏度要求含1 V/div和0.1 V/div两挡。电压测量误差≤5 %；

③ 实时采样速率≤1 MSa/s，等效采样速率≥200 MSa/s；扫描速度要求含20 ms/div、2 μs/div和100 ns/div三挡，波形周期测量误差≤5%；

④ 仪器的触发电路采用内触发方式，要求上升沿触发，触发电平可调；

⑤ 被测信号的显示波形应无明显失真。

（2）发挥部分（50分）

① 提高仪器垂直灵敏度，要求增加2 mV/div挡，其电压测量误差≤5 %，输入短路时的输出噪声峰-峰值小于2 mV；（22分）

② 增加存储/调出功能，即按动一次“存储”键，仪器即可存储当前波形，并能在需要时调出存储的波形予以显示；（7分）

③ 增加单次触发功能，即按动一次“单次触发”键，仪器能对满足触发条件的信号进行一次采集与存储（被测信号的频率范围限定为10 Hz～50 kHz）；（7 分）

④ 能提供频率为100 kHz的方波校准信号，要求幅度值为0.3 V±5%（负载电阻≥1 MΩ时），频率误差≤5%；（6分）

⑤ 其他。（8分）

（3）说明

① A/D转换器最高采样速率限定为1 MSa/s，并要求设计独立的取样保持电路。为了方便检测，要求在A/D转换器和取样保持电路之间设置测试端子TP；

② 显示部分可采用通用示波器，也可采用液晶显示器；

③ 等效采样的概念可参考蒋焕文等编著的《电子测量》一书中取样示波器的内容，或陈尚松等编著的《电子测量与仪器》等相关资料；

④ 设计报告正文中应包括系统总体框图、核心电路原理图、主要流程图和主要的测试结果。完整的电路原理图、重要的源程序和完整的测试结果可用附件给出。

2.赛题分析与设计方案实例[3]

根据赛题要求设计并制作一台具有实时采样方式和等效采样方式的数字示波器。仔细分析该题，可以发现该赛题与2001 年B题“简易数字存储示波器”十分类似。对照两赛题的技术指标，主要的不同有：被测信号的频率范围与输入阻抗、扫描速度、采样速率和双踪示波等。实时采样的概念比较好理解，与2001 年B题相同。等效采样方式能以较低的采样速率获得较高的带宽，对等效采样的概念需要查找有关资料正确地理解。

一个具有实时采样方式和等效采样方式的数字示波器设计方案如图2.6.5所示。

数字示波器由信号调理、触发电路、采集存储、数据处理和人机交互等模块组成。系统采用单片机AT89S52和EP1C6 FPGA作为控制核心。采用高速、低噪声运放（如OPA690）构成信号调理模块，实现信号的高阻输入与幅度控制；采用高速运放OPA690构成比较器，实现内部触发，且触发电平可调功能；数据采集模块由采样保持电路（如AD783）与ADC（如AD7822）组成，在FPGA时序严格控制下进行采样。AT89S52作为系统的总控制器，与FPGA内部的双口RAM和高速时钟相结合，实现实时采样、等效采样、数据交换、存储调出、单次触发、方波校准和示波器显示等功能。

根据赛题要求，需要设计一个具有实时采样方式和等效采样方式的数字示波器。

实时采样是在信号存在周期内对其采样，对每个采样周期的采样点按时间顺序进行简单排列就能表达一个波形。根据奈奎斯特低通采样定理，采样频率至少是被测信号上限频率的两倍。对于周期的正弦信号，一个周期内至少应该有2个采样点。为了不失真地恢复原被测信号，通常一个周期内就需要采样8个点以上。为了不失真地恢复原被测信号，目前实时采样数字示波器的采样频率一般规定为信号实时带宽的4～10 倍，并采用适当的内插算法。如果不采用内插算法，则要求采样速率为信号实时带宽的10～20 倍，带宽越高则采样速率要求越高。实时采样的硬件设计和软件设计相对简单，能采集和恢复任意信号，采样时间较短，缺点是对A/D转换器的速度和精度要求很高，如果要采集一个10 MHz的信号，至少需要100 MHz以上的高速ADC。

等效采样方式能以较低的采样速率获得较高的带宽，使用等效采样法的前提是被测信号是周期出现的。为了重建原信号，可以每一个周期内等效、等间隔地抽取少量的样本，最后将多个周期抽取的样本集合到同一个周期内，这样就可以等效成在一个被测信号周期内采样效果。连续等效采样过程如图2.6.6所示。等效采样方式通常以MCU为控制核心，以精密时钟发生电路控制低速ADC对高频信号进行循环采样，在每个采样波形上只取一个点。

在时间t1进行第一次采样，对应于第一个信号波形上为取样点1，第二次采样在t2时间进行，相对于前一次取样时间t1，第二次取样延迟Δt，获得取样点2。t1-t2（tm-tn）可以相隔很多个信号周期，重要的是要保证相对于前一次取样时间延迟一个Δt。只要保证每取样一次，取样脉冲比前一次延迟时间Δt，采样时间足够长时，取样点将按顺序遍历整个信号波形，所得的脉冲列的包络波形可以重现原信号波形。从图中可见，取样后的取样信号虽然也是一串脉冲列，但是两取样脉冲之间的时间间隔为mT+Δt，其中m为两个取样脉冲之间被测信号的周期个数。利用FPGA内部的锁相环可精确产生延时Δt。该方案的优点是采样频率不需要太高，与被采样信号频率相当即可。缺点是要求被测信号是周期的，与实时采样相比实时性较差，采样过程较慢，而且不能进行单次触发，比较耗时。

根据赛题题意选择实时采样和等效采样相结合的方式。赛题要求实时采样速率≤1 MSa/s，即限制了A/D转换器的速率为≤1 MSa/s；赛题要求水平分辨率至少为20 点/div，故50 kHz以下采用实时采样方式，50 kHz～10 MHz采用等效采样方式，且使最高等效采样速率达到200 MSa/s。即当系统的扫描速度为2 μs/div、100 ns/div时，采用等效采样。2 μs/div挡时Δt为100 ns，100 ns/div挡时Δt为5 ns，系统的最高时钟为200 MHz。

一个与图2.6.5 类似的实时采样方式和等效采样方式的数字示波器设计方案如图2.6.7所示。系统以单片机AT89S52 和FPGA为控制核心。被测10 Hz～10 MHz信号经由射极跟随器构成的阻抗匹配电路输入系统，为实现三挡垂直灵敏度，共设置三级程控放大电路，然后信号经加法器变为单极性信号，经设计的采样保持电路送入A/D转换器（MAX118）进行采样。A/D转换器采用1 MSPS采样速率8 位的MAX118。同时，程控放大后的信号经测频整形电路送入FPGA进行测频，并经峰值检波电路由12 位A/D MAX197 采样，进行幅值测量。同时，MAX197 采样触发电平调节电位器电压，实现触发电平的调节。FPGA内部实现等精度测频，默认情况下当所测频率小于50 kHz时即采用实时采样，当所测频率大于50 kHz时，采用等效时间采样。采样所得数据由波形数据存储控制模块写入FPGA内部双口RAM，同时由波形显示控制模块将数据读出，送入列扫描电路，行扫描电路产生扫描电压，在模拟示波器上显示出信号波形。本系统可以实现连续触发显示和单次触发显示，并能实现波形的存储与回放。

2.6.3 积分式直流数字电压表（2007 年G题）

1.赛题要求[2]

在不采用专用A/D转换器芯片的前提下，设计并制作积分型直流数字电压表。

（1）基本要求（50分）

① 测量范围：10 mV～2 V；

② 量程：200 mV，2 V；

③ 显示范围：十进制数0～1999；

④ 测量分辨率：1 mV（2 V挡）；

⑤ 测量误差：≤±0.5 %±5个字；

⑥ 采样速率：≥2次/秒；

⑦ 输入电阻：≥1 MΩ；

⑧ 具有抑制工频干扰功能。

（2）发挥部分（50分）

① 测量范围：1 mV～2 V；（4分）

② 量程：200 mV，2 V；

③ 显示范围：十进制数0～19999；（3分）

④ 测量分辨率：0.1 mV（2 V挡）；（2分）

⑤ 测量误差：≤±0.05%±5个字；（20分）

⑥ 具有自动校零功能；（8分）

⑦ 具有自动量程转换功能；（8分）

⑧ 其他。（5分）

（3）说明

在电路中应有可测得积分波形的测试点。

2.赛题分析与设计方案实例[3]

赛题要求在不采用专用A/D转换器芯片的前提下，设计并制作一个积分型直流数字电压表，在发挥部分还要求能自动切换量程，对精度、分辨率和输入阻抗等指标也提出了较高的要求。保证测量精度是这个赛题的核心要求，双斜积分式ADC是积分型直流数字电压表最佳选择。双斜积分式ADC通过对两次积分过程（对被测电压的定时积分和对参考电压的定值积分）进行比较，得到被测电压值。该赛题就是要求根据双斜积分式ADC的工作原理，利用运算放大器和控制电路实现积分式的直流数字电压表。

双斜积分式ADC的典型结构如图2.6.8（a）所示，由模拟电路和数字电路两部分构成。模拟电路部分由基准电压源+Ur和-Ur、模拟开关S1～S4、积分器和比较器等组成，数字电路部分由控制逻辑电路、时钟发生器、计数器与寄存器等组成。积分器的第一次积分是对输入电压Ui做定时（T1）积分，第二次积分是对基准电压做定值积分。通过两次积分得到与输入电压的平均值成正比的时间间隔T2，即实现U-T 转换。在T2的时间内对时钟脉冲进行计数。最后，完成电压-数字转换。在控制逻辑电路的控制下，实现一次转换的过程如图2.6.8（b）和图2.6.8（c）所示。

经推导可知，当采用同一时钟T0对T1和T2进行计数时，即T1= N1T0，T2=N2T0，则

式中，e为刻度系数，表示一个数字代表多少伏电压（V/Word，即伏每字）。例如，Ur=10 V，N1=10000，则e=Ur/N1=1 mV/Word。

整个系统可以采用单片机为控制核心，控制运算放大器和电子开关组成的双斜积分式ADC完成电压测量。

① 单片机控制积分器对输入电压进行正向积分，再接通负基准电压对积分反向积分。当积分器的积分电压高于比较器比较点时，比较器翻转引发中断，单片机计数T2的值。通过对T2值的运算，可求得被测电压值。

② 单片机用一量程粗测被测电压，并判断当前被测电压是否满足当前量程的测量范围，如果不满足就自动切换量程。

③ 对于系统的元件老化、环境温度变化等造成的积分器零漂，可以在程序中设计零点、满量程校正功能，以便随时修正系统产生的误差。

传统的51 单片机具有价格低廉、使用简便等特点，采用51 单片机作为系统的控制核心可以实现赛题要求的基本功能。也可以采用8 位RISC闪存单片机（如PIC16F628A单片机）作为系统的控制核心。PIC16 系列单片机的大部分指令是单周期指令，这对提高软件计时精度进而提高测量精度是有利的。内置的上电复位和看门狗模块能提高系统可靠性并简化外部电路。还有一个重要特性就是它的定时器具有“自动捕捉”功能，当外部电平跳变时能立刻将定时器当前值“捕捉”记录下来而无需软件干预，有利于提高测量精度。

输入电路可以采用运算放大器组成的电压跟随器满足输入阻抗要求，并且通过运算放大器对0～200 mV的输入电压进行放大，运算放大器可以选择uA741、TL084和CA3140等芯片。

电压比较器可以采用LM393等芯片组成。

电子开关可以选择常规CD40xx系列模拟开关或者74HC4051 等芯片。

+2.5 V和-2.5 V基准电压源可以利用两个LM431产生，并再经两个可调多圈精密电位计两次分压，实现基准电压粗、细调节。

根据赛题要求需要6 位数字显示，数字显示模块可以采用8279 芯片构成的键盘显示电路或者液晶显示器模块组成。

2.6.4 简易频谱分析仪（2005 年C题）

1.赛题要求[2]

采用外差原理设计并实现频谱分析仪，其参考原理框图如图2.6.9所示。

（1）基本要求（50分）

① 频率测量范围为10～30 MHz；

② 频率分辨力为10 kHz，输入信号电压有效值为20±5 mV，输入阻抗为50 Ω；

③ 可设置中心频率和扫频宽度；

④ 借助示波器显示被测信号的频谱图，并在示波器上标出间隔为1 MHz的频标。

（2）发挥部分（50分）

① 频率测量范围扩展至1～30 MHz；（20 分）

② 具有识别调幅、调频和等幅波信号及测定其中心频率的功能，采用信号发生器输出的调幅、调频和等幅波信号作为外差式频谱分析仪的输入信号，载波可选择在频率测量范围内的任意频率值，调幅波调制度ma=30%，调制信号频率为20 kHz；调频波频偏为20 kHz，调制信号频率为1 kHz；（20 分）

③ 其他。（10分）

（3）说明

① 原理方框图中虚线框内的“信号处理电路”和“显示电路”两模块适用于发挥部分②，可以采用模拟或数字方式实现；

② 制作与测试过程中，该频谱分析仪对电压值的标定采用对比法，即首先输入幅度为已知的正弦信号（如电压有效值为20 mV，频率为10 MHz的正弦信号），以其在原理框图中示波器纵轴显示的高度确定该频谱分析仪的电压标尺。

2.赛题分析与设计方案实例[4,9]

根据赛题要求，采用外差式原理设计并实现简易频谱分析仪。混频器需要采用模拟电路形式（如乘法器电路），扫频信号发生器可以采用DDS电路实现，滤波器可以采用集成电路芯片实现。

一个频谱分析仪系统的设计方案方框图如图2.6.10所示。简易频谱分析仪以SPCE061A单片机作为主控制器，利用AD9850 专用DDS芯片构成10 kHz步进的本机振荡器，混频器电路采用AD835 乘法器芯片，通过开关电容滤波器MAX297 取出各个频点（相隔10 kHz）的值，利用MAX636 构成的有效值检波电路收集采样值，经单片机SPCE061A处理后，最后送示波器显示频谱。测量频率范围覆盖1～30 MHz，可根据用户需要设定显示频谱的中心频率和带宽，还可以识别调幅、调频和等幅波信号。

（1）微控制器电路

简易频谱分析采用SPCE061A单片机作为主控制器，进行信号处理和人机交互控制。SPCE061A的CPU时钟为0.32～49.152 MHz，具有较高的处理速度。利用SPCE061A内嵌的32K字的闪存（Flash），存储扫描所得的频率点幅值，不需要外扩存储器；利用内嵌的10 位电压模/数转换器（ADC）完成信号采样；利用通用可编程输入/输出端口与外围器件（LCD显示器、键盘）相连。

（2）本机振荡器电路

本机振荡器电路采用AD9850 DDS芯片构成，外接一个精密的时钟源，AD9850可产生一个非常纯净的、频率和相位振幅可编程的正弦波信号输出，正弦波信号能直接作为一个频率源，或者转化成方波作为时钟发生器。

（3）混频器电路

混频器电路采用AD835乘法器专用芯片。AD835是一个电压输出四象限乘法器电路，能够完成W=XY+Z功能，X和Y输入信号范围为-1～+1 V，带宽250 MHz，在20 ns内可稳定到满刻度的0.1%，乘法器噪声为50 nV/，差分乘法器输入引脚端X和Y、求和输入引脚端Z具有高的输入阻抗，输出引脚端W具有低的输出阻抗，输出电压范围-2.5～+2.5V，可驱动负载电阻为25 Ω。

（4）可编程放大器电路

可编程放大器电路采用AD60390 MHz低噪声可编程放大器芯片，用来放大输入信号和衰减DDS本机振荡器电路输出后，送入乘法器电路。AD603 采用线性dB的增益控制，可控增益范围从-11～+31 dB（90 MHz带宽），或者9～51 dB（9 MHz带宽），增益精度为±0.5 dB，输入噪声为1.3 nV/。

（5）滤波器电路

本设计要求频谱分辨率为10 kHz，所以每个扫频点的间隔为10 kHz。以此频点作为中心，左右各5 kHz范围之内为有效值，所以滤波器需要5 kHz的带宽。MAX297 是MAXIM公司生产的一个八阶低通椭圆型、开关电容滤波器，采用输入时钟频率控制输出截止频率的方式来实现对模拟信号和数字信号的滤波。时钟可调截止频率范围从0.1 Hz～50 kHz，时钟对截止频率比为50∶1。此滤波器可采用一外接电容产生的内部振荡器的时钟信号，或者直接采用外接时钟信号。为了构成用于后置滤波或抗混叠的连续时间低通滤波器，MAX297 内部设置了一个独立的运放（同相输入端接地），其陡的倾斜缘和高的阶次，使得该滤波器特别适合于需要最大通带的抗混叠，以及需要滤去频率范围内紧邻信号的通信场合。

（6）检波器电路

为了提高检波精度，选择真有效值/直流（True RMS-to-DC）转换器芯片MX636 作为检波电路。MX636 可接受0～200 mVRMS低的电平输入信号，VRMS>100 mV时带宽为1 MHz。

（7）键盘及显示电路

本设计中采用普通的4×4 键盘，按键功能分配：设置0～9 和“.”11个普通数字输入键；频率和带宽的单位“MHz”的设置键；为新输入信号后启动测量和界面切换的“启动/返回”键；中心频率设置键；扫描带宽设置键；频标显示设置键。

显示模块采用常用的FM1602C液晶显示模块，液晶屏上显示操作指示。

2.6.5 低频数字式相位测量仪（2003 年C题）

1.赛题要求[2]

设计并制作一个低频相位测量系统，包括相位测量仪、数字式移相信号发生器和移相网络三部分，示意图如图2.6.11至图2.6.13所示。

（1）基本要求（50分）

① 设计并制作一个相位测量仪（参见图2.6.11）

a.频率范围：20 Hz～20 kHz；

b.相位测量仪的输入阻抗≥100 kΩ；

c.允许两路输入正弦信号峰-峰值可分别在1～5V范围内变化；

d.相位测量绝对误差≤2°；

e.具有频率测量及数字显示功能；

.f相位差数字显示：相位读数为0°～359.9°，分辨力为0.1°。

② 参考图2.6.13制作一个移相网络

a.输入信号频率：100 Hz、1 kHz、10 kHz；

b.连续相移范围：-45°～+45°；

c.A'、B'输出的正弦信号峰-峰值可分别在0.3～5V范围内变化。

（2）发挥部分（50分）

① 设计并制作一个数字式移相信号发生器（参见图2.6.13），用以产生相位测量仪所需的输入正弦信号，要求：

a.频率范围：20 Hz～20 kHz，频率步进为20 Hz，输出频率可预置；

b.A、B输出的正弦信号峰-峰值可分别在0.3～5V范围内变化；

c.相位差范围为0°～359°，相位差步进为1°，相位差值可预置；

d.数字显示预置的频率、相位差值。（22分）

② 在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3～5V范围。（6分）

③ 用数字移相信号发生器校验相位测量仪，自选几个频点、相位差值和不同幅度进行校验。（12分）

④ 其他。（10分）

（3）说明

① 移相网络的器件和元件参数自行选择，也可以自行设计不同于图2.6.13所示的移相网络。

② 基本要求第②项中，当输入信号频率不同时，允许切换移相网络中的元件。

③ 相位测量仪和数字移相信号发生器互相独立，不允许共用控制与显示电路。

2.赛题分析与设计方案实例[5,9]

根据赛题要求，需要设计并制作一个相位测量仪、一个数字式移相信号发生器和一个移相网络。

相位测量仪有两个关键部分，一是A（U1）、B（U2）输入信号间的相位差的检测电路，该电路需要对输入的信号进行放大和整形，提取两输入信号间的相位差；二是相位差的数字化、频率测量与显示电路，该电路部分采用微控制器不难实现。

数字式移相信号发生器用来产生相位测量仪所需的输入正弦信号，可以事先将正弦信号波形参数数字化后做成一个数据表存储在ROM中，然后利用微控制器读出送DAC输出即可。利用微控制器可以输出任意相位的正弦信号波形。

移相网络赛题给出了一个参考电路，可以利用电路仿真软件（如Multisim）确定各元器件参数。

（1）低频数字式相位测量仪

低频数字式相位测量仪功能：测量并显示A（U1）、B（U2）输入信号间的相位差及频率。相位测量仪电路原理方框图如图2.6.14所示。

首先将同频信号A（U1）、B（U2）经运算放大器放大后，输入到过零比较器中。经过零比较器后的信号转变为方波信号，输入到FPGA芯片中。通过VHDL语言编程、下载到FPGA芯片并烧制，实现了测频、测相及频率和相位差显示的功能。

低频数字式相位测量仪所需器件：采用运放TL082、比较器LM393，以及Xilinx公司的Spartan-ⅡE系列xc2s100e-6pq208 FPGA芯片和LED数码管显示。

（2）数字式移相信号发生器

数字移相原理简述如下：先将任意波形信号数字化，并形成一张数据表存入FPGA芯片中。此后，可通过两片D/A转换芯片在FPGA的控制下连续地循环输出该数据表，就可获得两路任意波形信号。当两片D/A转换芯片所获得的数据序列完全相同时，则转换所得到的两路任意波形信号无相位差，称为同相。当两片D/A转换芯片所获得的数据序列不同时，则转换所得到的两路任意波形信号就存在着相位差。由于数据表中数据的总个数一定，因此相位差的值只与数据地址的偏移量有关。这种处理方式的实质是：将数据地址的偏移量映射为信号间的相位值。

本设计中数字式移相信号发生器可自行产生两路同频正弦波信号。由于正弦波函数表早已编辑好并存储于ROM中，因此可通过软件编程实现ROM地址中的数据按不同数据序列循环输出的功能，并经D/A转换后得到两路移相正弦波。

数字式移相信号发生器电路原理方框图如图2.6.15所示。FPGA采用Spartan-ⅡE系列的xc2s100e-6pq208。利用AD7520 和运放把来自FPGA的幅度数据转化为AD7524 的基准电压，从而实现数控调压，步进为10 mV。利用AD7524 和运放把来自FPGA波形数据转化成正弦波A。平滑滤波采用RC滤波网络。

2.6.6 简易逻辑分析仪（2003 年D题）

1.赛题要求[2]

设计并制作一个8 路数字信号发生器与简易逻辑分析仪，其结构方框图如图2.6.16所示。

（1）基本要求（50分）

第1 部分：制作数字信号发生器

能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100 Hz，并能够重复输出。逻辑信号序列示例如图2.6.17所示。

第2部分：制作简易逻辑分析仪

① 具有采集8路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集和存储；

② 能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置；

③8 位输入电路的输入阻抗大于50 kΩ，其逻辑信号门限电压可在0.25～4 V范围内按16 级变化，以适应各种输入信号的逻辑电平；

④ 每通道的存储深度为20 bit。

（2）发挥部分（50分）

① 能在示波器上显示可移动的时间标志线，并采用LED或其他方式显示时间标志线所对应时刻的8路输入信号逻辑状态；（18分）

② 简易逻辑分析仪应具备3 级逻辑状态分析触发功能，即当连续依次捕捉到设定的3个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触发点位置。3 级触发字可任意设定（例如：在8 路信号中指定连续依次捕捉到两路信号11、01、00 作为三级触发状态字）；（18 分）

③ 触发位置可调（即可选择显示触发前、后所保存的逻辑状态字数）；（5分）

④ 其他（如增加存储深度后分页显示等）。（9分）

（3）说明

① 系统结构框图中的跳接线必须采取可灵活改变的接插方式；

② 数字信号的采集时钟可采用来自数字信号发生器的时钟脉冲；

③ 测试开始后，参赛者不能对示波器进行任何调整操作；

④ 题中涉及的“字”均为多位逻辑状态。如图2.6.22中纵向第一个字为一个8 位逻辑状态字（00000101），而发挥部分中的3 级触发字为2 位逻辑状态。

2.赛题分析与设计方案实例[5,9,13]

赛题要求设计并制作一个8路数字信号发生器和一个简易逻辑分析仪。

一个简易逻辑分析仪由三个AT89 S52 单片机小系统组成，系统总方框图如图2.6.18所示。一片AT89 S52 单片机小系统A产生8 路可预置的循环移位逻辑信号序列，一片AT89 S52 单片机小系统B实现人机交互，另一片AT89 S52 单片机小系统C用于触发并显示信号。采用双口RAM，具有分页显示、可移动时间标志线、可设定触发位、连续间断触发和触发方式多样等功能。

（1）AT89 S52单片机小系统A

根据预置的循环移位元逻辑信号序列（通过8 路开关设置），循环移位元输出这个序列，时钟频率为100 Hz，同时把这个时钟信号输出给系统C作为信号采样时钟。

（2）AT89 S52单片机小系统B

控制一块64×128 的点阵液晶，接收键盘输入。菜单功能详细、操作方便，可以设置该逻辑分析仪的工作方式。工作方式按一定的格式写入双口RAM，将被系统C读取。同时，把用户设置的门限电平值进行D/A转换，和循环移位元逻辑输入信号相比较。工作方式设置完毕后，可以从双口RAM读时间标志线所对应时刻的8 路输入信号的逻辑状态，并在液晶屏上显示。

（3）AT89 S52单片机小系统C

根据单片机A送来的100 Hz信号采样时钟对比较器输出的信号序列进行采样，读取双口RAM的工作方式设置，判断触发点，向双口RAM写时钟标志线对应时刻的输入信号逻辑状态。

2.6.7 简易数字存储示波器（2001 年B题）

1.赛题要求[2]

设计并制作一台用普通示波器显示被测波形的简易数字存储示波器，示意图如图2.6.19所示。

（1）基本要求（50分）

① 要求仪器具有单次触发存储显示方式，即每按动一次“单次触发”键，仪器在满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示；

② 要求仪器的输入阻抗大于100 kΩ，垂直分辨率为32 级/div，水平分辨率为20 点/div；设示波器显示屏水平刻度为10 div，垂直刻度为8 div；

③ 要求设置0.2 s/div、0.2 ms/div和20 μs/div三挡扫描速度，仪器的频率范围为DC～50 kHz，误差≤5%；

④ 要求设置0.1 V/div和1 V/div二挡垂直灵敏度，误差≤5 %；

⑤ 仪器的触发电路采用内触发方式，要求上升沿触发、触发电平可调；

⑥ 观测波形无明显失真。

（2）发挥部分（50分）

① 增加连续触发存储显示方式，在这种方式下，仪器能连续对信号进行采集、存储并实时显示，且具有锁存（按“锁存”键即可存储当前波形）功能；（15分）

② 增加双踪示波功能，能同时显示两路被测信号波形；（8分）

③ 增加水平移动扩展显示功能，要求存储深度增加一倍，并且能通过操作“移动”键显示被存储信号波形的任一部分；（5分）

④ 垂直灵敏度增加0.01V/div挡，以提高仪器的垂直灵敏度，并尽力减小输入短路时的输出噪声电压；（10分）

⑤ 其他。（12分）

（3）说明

测试过程中，不能对普通示波器进行操作和调整。

2.赛题分析与设计方案实例[6,9,13]

赛题要求设计并制作一台简易数字存储示波器。一个简易数字存储示波器的系统方框图如图2.6.20所示，由信号调理、触发电路、A/D、D/A、Y输出电路、X输出电路、控制器等组成，图中被测信号A和B为模拟信号输入，Y、X信号为输出信号，分别加在普通示波器的Y、X输入端。

被测的输入信号（模拟信号）进行调理和量化（A/D转换）后，存入数据存储器。然后，在控制器的控制下，从存储器读出数据并恢复（D/A转换）为模拟信号，输入到普通示波器的Y通道。同时，系统还需要产生对应的扫描信号，加入到通用示波器的X通道，将被测的输入信号在通用示波器的荧光屏上显示出来。

控制器是整个系统的核心。根据设计要求，控制器需要具有如下功能：

① 在满足触发条件时，能启动对被测信号进行采样（实时采样方式）、存储和显示。

② 根据被测信号的频率范围确定相应的采样速率，根据不同扫描速率的要求确定相应的采样速率。

③ 在对存储的信号进行显示时，能够选择一个合适的速率将存储的信号数据读出并恢复为模拟量，作为通用示波器的Y通道输入信号。同时，提供与Y通道信号速率相适应的扫描电压，作为X通道的输入信号。

④ 应该根据垂直灵敏度的要求选择信号调理电路相应的增益，使A/D转换器能够在合适的模拟输入信号幅度下进行转换。

⑤ 能够实现对两个信号的同时采集和存储，可实现双踪显示功能。

控制器可采用单片机、可编程逻辑器件等芯片，根据设计要求，可选择单片机和可编程逻辑器件组成。利用可编程逻辑器件（FPGA）完成对信号的采集和存储控制，承担底层控制；利用单片机实现对可编程逻辑器件及对整个系统的管理，承担顶层控制及数据处理，如从键盘输入选择采样速率、选择信号调理电路的增益、将存储的数字信号进行数据处理并恢复为模拟信号进行显示等操作。控制器组成方框图如图2.6.21所示。

设计要求对两个被测信号（A、B）同时进行显示，因此必须同时对A、B两个被测信号进行采样和存储。通常，对两个信号进行调理、采样和存储有两种方法，即交替方法和双通道方法。对于电子设计竞赛来说，双通道方法采用两块A/D转换器，设计思路比较简单，免去了对控制信号的复杂要求，是比较合适的。