3.3.5 高速系统板设计的分析与优化
从前面分析可以看出，系统级封装基板叠层、过孔及参考平面的设计，都将直接影响整个电路的性能。好的设计可以减少串扰和电磁辐射干扰，有效提高电源质量，节约成本，方便布线。本节从实际工程案例出发，结合仿真，对系统级封装中遇到的传输线、电源阻抗及电磁干扰等问题进行分析。
1. 传输线优化
封装互连线的阻抗是不连续的，主要包括过孔、锡球、键合线、有缝隙的参考平面等。下面以PoP中过孔、锡球的排布优化为例进行介绍，如图3-85所示。通过调节信号过孔、锡球的直径、焊盘尺寸、信号—地之间的距离，优化传输线的回波损耗特性，如图3-86所示。
图3-85 PoP中过孔、锡球的排布优化示意图
图3-86 不同过孔、锡球排布的回波损耗
2. 电源网络优化
工程中一般采用放置去耦电容的方法减小电源阻抗并消除谐振峰。这里给出的案例中，初始设计时电源的输入阻抗在283.7MHz、428.7MHz时呈现感性，分别如图3-87和图3-88所示。
图3-87 设计优化前的电路板图
图3-88 设计优化前的谐振图谱
在板上放置一些去耦电容后，谐振峰调节到了很低的频率处，小于20MHz，分别如图3-89和图3-90所示。
图3-89 设计优化后的电路板图
图3-90 设计优化后的谐振图谱
3. 电磁辐射优化
系统级封装体中数字芯片和射频芯片混合封装，相互间很容易产生干扰。例如，数字信号的谐波分量可以通过近场耦合的方式对高灵敏度的敏感电路产生干扰。在封装过程中可以采用共形屏蔽技术，既能保证敏感电路不受干扰，也能降低强辐射元器件对外部的辐射干扰。前文介绍的溅射屏蔽工艺可以将屏蔽层融合在封装体中，不增加额外的封装空间，利用铜等金属材料的反射损耗和吸收损耗抑制噪声源的近场干扰。以5mm × 3mm的封装为例，在封装体表面溅射厚度为5μm的屏蔽铜层，如图3-91所示。
在仿真阶段，在系统级封装体外部模拟施加平面电磁波，可以在封装体内建立矩形面测量场强，如图3-92所示。
图3-91 系统级封装体的溅射建模
图3-92 仿真示意图
未建立电磁屏蔽矩形面上的场强如图3-93所示。增加了电磁屏蔽后矩形面上的场强如图3-94所示。
图3-93 未建立电磁屏蔽矩形面上的场强
图3-94 增加了电磁屏蔽后矩形面上的场强
从图3-93和图3-94中可以看出，在增加溅射工艺屏蔽后，矩形面上的场强下降了两个数量级不止。根据屏蔽效能的定义
该案例中的屏蔽罩屏蔽效能超过40dB。